PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-004145

(43) Date of publication of application: 06.01.1999

(51)Int.CI.

H03K 5/00

(21)Application number: 09-157028

(22)Date of filing:

13.06.1997

(71)Applicant : NEC CORP


(72)Inventor: SAEKI TAKANORI

(54) CLOCK SIGNAL CONTROL METHOD AND DEVICE THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a clock signal control method capable of easily generating a multiplied clock without using a loop configuration at high speed and being used as a variable delay circuit by dividing the external clock into clocks of multiple phases and taking the intermediate timing of respective phases.

SOLUTION: The external clock 1 is divided into the clocks 3 is multiple phases. The input timing difference of the different phase pulse edges of the multiphase clocks 3 which are frequency—divided is divided. Namely, a frequency divider 2 frequency—divides the outer clock 1 into the clocks 3 of multiple phases. A multiphase clock multiplication circuit 5 has timing difference dividers 4a dividing the pulses different phases of the different phase clocks in the multiphase clocks 3 into (n), timing difference dividers 4a dividing the pulse of the same phase into (n) and multiplex circuits 4b multiplexing the pulses 9c of the different phases which are divided into (n). The clocks 9a of the multiple phases are outputted. A clock synthesis circuit 8 synthesizes the multiphase clocks 9a and generates the clock 9b of a single phase.



LEGAL STATUS

[Date of request for examination]

13.06.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3346224

[Date of registration]

06.09.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-4145

(43)公開日 平成11年(1999)1月6日

(51) Int.Cl. 8

識別記号

HO3K 5/00

FΙ

HO3K 5/00

M

審査請求 有 請求項の数8 OL (全 15 頁)

(21)出願番号

特願平9-157028

(22)出願日

平成9年(1997)6月13日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 佐伯 貴範

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 菅野 中

(54) 【発明の名称】 クロック信号制御方法及びその装置

(57)【要約】

【課題】 高速性を実現し、かつ可変遅延回路としても 利用可能なクロック信号の制御方法及びその装置を提供 する。

【解決手段】 外部クロック1を分周器2で分周して多相クロック3を発生させ、多相クロック3を多相クロック逓倍回路5に入力し、多相クロックの異なる位相パルスエッジの入力タイミング差を分割し、前記分割した相の異なるクロックを多重化して外部クロックの相を倍増する。



【特許請求の範囲】

【請求項1】 外部クロックを逓倍するクロック信号制 御方法であって、

外部クロックを多相のクロックに分周し、

分周された前記多相クロックの異なる位相パルスエッジ の入力タイミング差を分割することを特徴とするクロッ ク信号制御方法。

【請求項2】 外部クロックを逓倍するクロック信号制 御方法であって、

外部クロックを多相のクロックに分周し、

分周された前記多相クロックの異なる位相パルスエッジ。 の入力タイミング差を分割し、

前記分割した相の異なるクロックを多重化して前記外部 クロックの相を倍増することを特徴とするクロック信号 制御方法。

【請求項3】 分周器と、多相クロック逓倍回路とを有し、クロックを通倍するクロック信号制御装置であって、

前記分周器は、外部クロックを多相のクロックに分周するものであり、

前記多相クロック逓倍回路は、前記多相クロックのうち 異なる位相クロックの異なる相のパルスを n分割するタイミング差分割器と、同じ相のパルスを n分割するタイミング差分割器と、前記 n分割された異なる相のパルスを多重化する多重化回路とを有し、逓倍した多相のクロックを出力するものであることを特徴とするクロック信号制御装置。

【請求項4】 クロック合成回路を有し、

該クロック合成回路は、前記多重化回路から出力される 多相クロックを合成して単相のクロックを生成するもの であることを特徴とする請求項2に記載のクロック信号 制御装置。

【請求項5】 前記多相クロック逓倍回路は、複数直列接続したものであることを特徴とする請求項2に記載のクロック信号制御装置。

【請求項6】 前記タイミング差分割器は、2入力のタイミング差を任意の比率で分割するものであることを特徴とする請求項2に記載のクロック信号制御装置。

【請求項7】 前記タイミング差分割器は、ゲート幅を 異らせたMOS型トランジスタと、容量を異らせた容量 素子とを租合わせて構成したものであることを特徴とす る請求項5に記載のクロック信号制御装置。

【請求項8】 前記ゲート幅及び容量を調整することにより、倍増又は逓倍の比率を任意に設定するものであることを特徴とする請求項5又は6に記載のクロック信号制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、クロック信号の制御方法及びその装置に関する。

[0002]

【従来の技術】従来のクロック信号逓倍回路は、例えば、図21 (ISSCC Digestof Technical Papers pp. 216・217, Feb. 1996、USP5, 422, 835、USP5, 530, 837) に示されるように、4逓倍の場合には、4組の遅延回路301、302、303、304と、器310とから構成されていた。また、第1~第4の遅延回路301、302、303、304は、それぞれ第1~第4の切替器305~308によって出力場子が選択されるものであり、4組の遅延回路301~304は直列に接続されていた。

【0003】そして、外部から入力される第1のクロック311と4組の遅延回路列301~304を通過した第5のクロック315とが位相比較器309で比較され、その比較結果に基いてUP信号316またはDOWN信号317が計数器310に転送され、計数器310から切替器305~308に制御信号318が出力され、第1のクロック311と第5のクロック315との位相が等しくなるように調整されていた。

【0004】ここで、4組の遅延回路301~304の遅延時間は等しく調整されるため、その遅延時間も等しくなり、第1のクロック311、第2のクロック312、第3のクロック313、第4のクロック314のタイミング差は等しく、そのタイミング差は、クロック周期の1/4になる。したがって、第1のクロック311、第2のクロック312、第3のクロック313、第4のクロック314を合成することにより、4逓倍のクロックを得る。

【0005】またクロック信号を逓倍する回路としては、フェーズロックループ(PLL)が用いられている。図22に示すように、フェーズロックループでは、電圧制御発信器322からの出力が分周器323を用いて分周され、その分周信号と外部クロック324とが位相比較器319で比較され、その比較結果がUP信号325またはDOWN信号326としてチャージポンプ320及びループフィルタ321を介して電圧制御発信器322に入力され、その信号によって電圧制御発信器322が制御され、電圧制御発信器322の出力を分周したクロックが、外部クロック324と等しい周波数になるように調節される。これにより、電圧制御発信器322は、分周数の逆倍数の逓倍クロック327を出力するようになっていた。

[0006]

【発明が解決しようとする課題】しかしながら、図21に示す回路では、直列接続した遅延回路列を通過した信号と外部クロックとを数十回以上比較し、その比較毎に徐々に遅延差、位相差を補正する構成であり、また図22に示す回路では、電圧制御発信器の出力を分周したクロックが外部クロックと等しい周波数になるように数十

回以上調整して徐々に遅延差、位相差を補正する構成で あるため、逓倍されたクロックを得るまでに数十クロッ ク以上待つ必要があり、高速性に欠けるという問題があ った。

【0007】また、図21及び図22に示す回路は、基本的にクロック制御にしか使用できず、遅延度を可変する遅延回路として使用することは、不可能であった。

【0008】本発明の目的は、高速性を実現し、かつ可 変遅延回路としても利用可能なクロック信号の制御方法 及びその装置を提供することにある。

[0009]

【課題を解決するための手段】前記目的を達成するため、本発明に係るクロック信号制御方法は、外部クロックを逓倍するクロック信号制御方法であって、外部クロックを多相のクロックに分周し、分周された前記多相クロックの異なる位相パルスエッジの入力タイミング差を分割するものである。

【0010】また本発明に係るクロック信号制御方法は、外部クロックを逓倍するクロック信号制御方法であって、外部クロックを多相のクロックに分周し、分周された前記多相クロックの異なる位相パルスエッジの入力タイミング差を分割し、前記分割した相の異なるクロックを多重化して前記外部クロックの相を倍増するものである。

【0011】また本発明に係るクロック信号制御装置は、分周器と、多相クロック逓倍回路とを有し、クロックの相を逓倍するクロック信号制御装置であって、前記分周器は、外部クロックを多相のクロックに分周するものであり、前記多相クロック逓倍回路は、前記多相クロックのうち異なる位相クロックの異なる相のパルスを n分割するタイミング差分割器と、同じ相のパルスを n分割するタイミング差分割器と、前記 n分割された異なる相のパルスを多重化する多重化回路とを有し、逓倍した多相のクロックを出力するものである。

【0012】またクロック合成回路を有し、該クロック 合成回路は、前記多重化回路から出力される多相クロッ クを合成して単相のクロックを生成するものである。

【0013】また前記多相クロック逓倍回路は、複数直 列接続したものである。

【0014】また前記タイミング差分割器は、2入力のタイミング差を任意の比率で分割するものである。

【0015】また前記タイミング差分削器は、ゲート幅を異らせたMOS型トランジスタと、容量を異らせた容量素子とを組合わせて構成したものである。

【0016】また前記ゲート幅及び容量を調整することにより、倍増又は逓倍の比率を任意に設定するものである。

[0017]

【発明の実施の形態】以下、本発明の実施の形態につい て図を参照して説明する。 【0018】 (実施形態) 図1は、本発明の一実施形態を示す構成図である。

【0019】図において、本発明の実施形態に係るクロック信号制御方法は、外部クロックを逓倍するものであって、外部クロック1を多相のクロック3に分周し、分周された多相クロック3の異なる位相パルスエッジの入力タイミング差を分割する、或いは、その分割した相の異なるクロック9cを多重化し、外部クロック1の相を倍増するものである。

【0020】また本発明の実施形態に係るクロック信号 制御方法を実施する装置は、分周器2と、多相クロック 逓倍回路5と、クロック合成回路8とを有している。

【0021】分周器2は、外部クロック1を多相のクロック3に分周するようになっている。また多相クロック 通信回路5は、多相クロック3のうち異なる位相クロックの異なる相のパルスをn分割するタイミング差分割器4aと、同じ相のパルスをn分割するタイミング差分割器4aと、n分割された異なる相のパルス9cを多重化する多重化回路4bとを有し、多相のクロック9aを出力するようになっている。またクロック合成回路8は、多重化回路4bから出力される多相クロック9aを合成して単相のクロック9bを生成するようになっている。ここに、タイミング差分割器4aは並列接続されている

【0022】図1において、外部クロック1を多相のクロック3に分周し、分周された多相クロック3の異なる位相パルスエッジの入力タイミング差をタイミング差分割回路4aにより分割し、分割した相の異なるクロック9cを多重化して外部クロック1を逓倍する。これにより、多相クロックの相が倍増される。

【0023】次に、本発明の実施形態に係るクロック信号制御装置の具体例を図を用いて説明する。

【0024】(実施例1)図2は、本発明の実施形態に 係るクロック信号制御装置の具体例例を実施例1として 示す構成図である。

【0025】図2に示す使用例は、外部クロック1を2分周し、これを2倍周した2相のクロックを出力するようにしたものである。図2において、分周器2は、外部クロック1を2分周して、2相のクロック D_1 , D_2 (3)を生成するようになっている。

【0026】また2相クロック通倍回路(多相クロック 通倍回路)5($5_1 \sim 5_n$)は、複数直列接続した構成となっている。複数の二相クロック通倍回路 $5_1 \sim 5_n$ は、分周された多相クロック3の異なる位相パルスエッジの入力タイミング差を分割し、初段の二相クロック通倍回路 5_1 は分周器2からの2相クロックD $_1$ 、D $_2$ を倍周した二相のクロック信号D $_1$ 、D $_2$ を生成し、同様に二相クロック通倍回路 $_2$ 、 $_3 \cdots 5_{n-1}$ も前段のクロック D $_2$ 1、D $_2$ 2を次々に倍周し、最終段の二相クロック通 倍回路 $_3$ 。より外部クロック 1を $_2$ 1 通倍した二相のク

ロックDn1、Dn2を得るようになっている。

【0027】クロック合成回路8は、最終段の二相クロック逓倍回路5nから出力される2n逓倍の二相クロックDn1、Dn2を合成し、逓倍したクロック9bを出力するようになっている。

【0028】また周期検知回路6は、外部クロック1を入力として、各二相クロック通倍回路51~5nに含まれるタイミング差分割器のクロック周期依存を補正して負荷を調整するための制御信号7を各二相クロック通倍回路51~5nに出力するようになっている。実施例1の周期検知回路6は、固定された段数のリングオシレータとカウンタから構成され、外部クロック1の周期中のリングオシレータ発信回数をカウンタでカウントし、そのカウント数に応じて制御信号7を出力するようになっている。

【0029】二相クロック逓倍回路51~5.は、周期検知回路6からの制御信号7により、特性のばらつきが解消される。

【0030】図2に示す実施例1の回路では、図3に示すように、外部クロック1を1/2分周器2で分周し、二相のクロック D_1 、 D_2 を生成し、このクロック D_1 、 D_2 を初段の二相クロック逓倍回路 5_1 で倍周し二相のクロック D_1 、 D_2 を生成する。同様の過程を二相クロック逓倍回路 5_2 ~ 5_n にて繰り返し、最終段の二相クロック逓倍回路 5_n より最終的に 2_n 逓倍した二相クロック D_{n1} 、 D_{n2} を得る。このクロック D_{n1} 、 D_{n2} を得る。

【0031】図3に示す例の場合、n=4に設定したものであり、クロック9cは、外部クロック1と同一の周期をもち、外部クロック1を逓倍した信号として得られるように設定されているが、n=4の場合に限定されるものではなく、nは所望の整数に設定すればよい。

【0032】次に、図2に示す二相クロック逓倍回路5の内部構成を図4を用いて説明する。図2に示す複数組の二相クロック逓倍回路 $5_1\sim 5_n$ は同一構成のものであり、最終段の二相クロック逓倍回路 5_n を例にとって説明する。また二相クロック逓倍器 5_n の構成は、n=4に設定した場合のものである。

【0033】二相クロック逓倍回路 5_n は、4組の並列接続したタイミング差分割器 $4a_1 \sim 4a_4$ と、2組の多重化回路 $4b_1$ 、 $4b_2$ とを有している。4組のタイミング差分割器 $4a_1 \sim 4a_4$ は、二相のクロックD $_{(n-1)1}$ 、D $_{(n-1)2}$ が2つの入力端に入力するようになっており、かつ制御信号7及び相補関係のタイミング差分割器 $4a_1 \sim 4a_4$ からの4相のクロック(9c) P_1 、 P_2 、 P_3 、 P_4 が帰還入力されるようになっている。

【0034】また、2組の多重化回路4 b_1 、4 b_2 は、4組のタイミング差分割器4 a_1 ~4 a_4 からの二相のクロック P_1 、 P_3 と P_2 、 P_4 を入力として多重化し、二相のクロック D_{01} 、 D_{02} を生成するようになっている。

【0036】図5で示すように、クロック P_1 の立上がりは、クロックD(n-1) $_1$ の立上がりからの内部遅延分の遅れで決定される。クロック P_2 の立上がりは、クロックD(n-1) $_1$ の立上がりとクロックD(n-1) $_2$ の立上がりのタイミングのタイミング分割と内部遅延分の遅れで決定される。クロック P_3 の立上がりは、クロックD(n-1) $_2$ の立上がりからの内部遅延分の遅れで決定される。クロック P_4 の立上がりは、クロックD(n-1) $_2$ の立上がりとクロックD(n-1) $_1$ の立上がりのタイミング分割と内部遅延分の遅れにより決定される。

【0037】また、クロック P_2 は、タイミング差分割器 $4a_1$ に入力しクロック P_1 の立下がりを制御し、クロック P_3 は、タイミング分割器 $4a_2$ に入力しクロック P_2 の立ち下がりを制御し、グロック P_4 は、タイミング分割器 $4a_3$ に入力しクロック P_3 の立ち下がりを制御し、クロック P_1 は、タイミング分割器 $4a_4$ に入力しクロック P_4 の立ち下がりを制御する。

【0038】したがって、0ロッ0P₁、1P₂、1P₃、1P₄は、1P₄は、1P₂、1P₃、1P₄は、1P₄は、1P₅とのののは、1P₇にはデューティー1P₇とのののは、1P₇にはデューティー1P₇のののは、1P₇には、1P₇によって、1P₇によっ

【0039】さらにクロック P_1 と P_3 は、多重化回路4 b_1 に入力して多重化され、クロック信号 Dn_1 として出力される。クロック P_2 と P_4 は、多重化回路4 b_2 に入力して多重化され、クロック信号 Dn_2 として出力される。クロック Dn_1 と Dn_2 は、その周期がクロック $D(n-1)_1$ と $D(n-1)_2$ の1/2、ほぼデューティー50%02相クロックになる。

【0040】次に図4に用いたタイミング差分割器4a1~4a4の具体例を図6~図9を用いて説明する。図6~図9において、MP11、MP21、MP31、MP41はPチャネルMOS型FET(以下、PMOSという)、MN11、MN12、MN13、MN14、MN15、MN16、MN17、MN18、MN19、MN21、MN22、MN23、MN24、MN25、MN26、MN27、MN28、MN29、MN31、MN32、MN33、MN34、MN35、MN36、MN37、MN38、MN39、MN41、MN42、MN37、MN38、MN39、MN41、MN42、MN

43、MN44、MN45、MN46、MN47、MN 48、MN49はNチャネルMOS型FET(以下、N MOSという)、CAP11、CAP12、CAP1 3、CAP21、CAP22、CAP23、CAP3 1、CAP32、CAP33、CAP41、CAP4 2、CAP43は容量素子である。

【0041】図6〜図9に示すタイミング差分割器4a $_1$ 〜 $_4$ a $_4$ は、等しい素子構成からなり、1つの2入力NAND10、1つのインバータ11、1つのPMOS、3組の2つ直列に接続したNMOS、3組のNMOSと容量素子から構成されている。3つのNANDは、全て等しいゲート幅からなり、3組のNMOSのゲート幅と容量素子の容量は、、1:2:4のサイズ比となっている。

【0042】接続は、一部分を除き等しいので、ここで はまず、図6、図7共通の接続の説明をする。PMOS MP11、21のソースは、電源VCCに接続し、3 組の2つ直列に接続したNMOS MN11~16、2 1~26のソース及び3つ容量素子CAP11~13、 21~23のそれぞれ一方の電極は、GNDに接続す る。PMOS MP11、21のドレイン、3組の2つ 直列に接続したNMOSMN11~16、21~26の ドレイン、および、容量素子CAP11~13、CAP 21~23に接続したNMOS MN17~19, 27 ~29の容量素子CAP11~13、21~23と反対 側の電極は、すべて同じ共通ノード (図6では、N1 2. 図7では、N22) に接続する。このノードは、イ ンバータ11に接続する。3組の2つ直列に接続したN MOS MN17~19, 27~29のGNDに近い側 の3つのNMOS MN17~19, 27~29のゲー トおよび、PMOS MP11,21のゲートは、2入 カNAND10の出力側に接続する。容量素子に接続し たNMOS MN17~19, MN27~29のゲート には、制御信号7が入力し、共通ノードの負荷を制御信 号7で可変にする。本実施例では、NMOS MN17 ~19, MN27~29と容量素子CAP11~13. 21~23とは、1:2:4のサイズ比となっているこ とより、8段階に調整できる。3組の2つ直列に接続し たNMOSのGNDに違い側の3つのNMOSのゲート の接続のみが、図6、図7で異なる接続となっている。 図6では、NMOS MN11のゲートは、GNDに接 続し、MN12, 13のゲートには、クロックD(n-1)」が入力するようになっている。図7では、MN2 1のゲートには、クロック信号 $D(n-1)_1$ が入力 し、MN22, 23のゲートには、信号D(n-1)₂ が入力するようになっている。

【0043】次に、タイミング差分割器 $4a_1$ ~ $4a_4$ の内部動作を図10を用いて説明する。図6と図8に示すタイミング差分割器 $4a_1$ 、 $4a_3$ は、入出力信号以外は、同じ回路構成であり、図7と図9に示すタイミング

差分割器 $4a_2$ 、 $4a_4$ は、入出力信号以外は、同じ回路構成であるため、図 6、図 7に示すタイミング差分割器 $4a_1$ 、 $4a_2$ について説明する。

【0044】図6に示すタイミング差分割器4a1の内部動作については、図10のt1からt3期間で1周期になっているため、その1周期の期間の内部ノード波形を図示してある。まず、クロックP1の立上がりタイミングについて説明する。クロックD(n-1)1の立上がりエッジによりノードN12のチャージがNMOSMN12、MN13に引き抜かれ、それにより、ノードN12の電位がインバータ11のしきい値に達したところで、インバータ11からのクロックP1のエッジが立上がる。インバータ11のしきい値に達したところまで引き抜く必要のあるノードN12の電荷をCVとし、NMOSMN12、MN13のチャージ引き抜きの電流値をそれぞれIとすると、クロックD(n-1)1からCVの電荷量を2Iの電流で引き抜いた結果、すなわちCV/2I

がクロックD $(n-1)_1$ の立上がりエッジからクロック P_1 の立上がりまでのタイミングを表す。

【0045】クロック P_1 の立下がりタイミングは、2入力NAND10の出力がLowになることで、PMOS MP11が導通し、ノードN12がHighに充電されることによる。2入力NAND10には、クロックD(n-1) $_2$ とクロック P_2 が入力し、クロックD(n-1) $_2$ とクロック P_2 が両者Highの時のみ出力は、Lowになる。実際、クロック P_2 がHighの期間は、クロックD(n-1) $_2$ がHighの期間内に収まるので、出力されるクロックは、クロック P_2 を反転させたパターンになるが、パワーのon時にクロック P_2 の初期値が確定しない時に使うことになるので、クロックD(n-1) $_2$ との間に論理を取っている。

【0046】図7に示すタイミング差分割器4a2の内 部動作についても、図10のt1からt3期間で1周期 になっているので、その1周期の期間内部ノード波形を 図示してある。まず、クロックP₂の立上がりタイミン グについて説明する。クロックD $(n-1)_1$ の立上が りエッジから時間tCKnの期間ノードN22のチャー ジがNMOS MN21に引き抜かれ、時間tCKn 後、クロックD(n−1)₂の<u>立上</u>がりエッジからノー ドN22の残りのチャージがNMOS MN22、23 に引き抜かれ、それにより、ノードN22の電位がイン バータ11のしきい値に達したところでクロックP2の エッジが立上がる。ノードN22の電荷をCVとし、N MOS MN21、MN22、MN23のチャージ引き 抜きの電流値をそれぞれIとすると、クロックD(n-1)」からCVの電流をもCKnの期間Iの電流でひき ぬき、残りの期間を2Iで引き抜いた結果、すなわち $tCKn+(CV-tCKn \cdot I)/2I=CV+tC$ Kn/2

れる。

がクロックD $(n-1)_1$ の立上がりエッジからクロックP $_2$ の立上がりまでのタイミングを表す。従って、クロックP $_1$ の立上がりとのタイミング差をみると、丁度 t CK n / 2 となる。

【0047】クロック P_2 の立下がりタイミングは、2 入力NAND10の出力がLowになることで、PMO S MP21が導通し、ノードN22がHighに充電 されることによる。2入力NAND10には、クロック D(n-1) $_2$ とクロック P_3 が入力し、クロックD(n-1) $_2$ とクロック P_3 が両者Highの時のみ出力は、Lowになる。

【0048】次にクロック P_3 、 P_4 について説明する。クロック P_1 と P_3 の立上がりタイミング差は、クロック D (n-1) $_1$ の立上がりエッジとクロックD (n-1) $_2$ の立上がりエッジのタイミング差が七C K n であることより、七C K n となる。従って、クロック P_2 と P_3 との立上がりタイミング差も、1/2 七C K n になる。同様にクロック P_3 と P_4 、 P_4 と P_1 の立上がりタイミング差も、1/2 七C K n になる。従って、前述したようにクロック P_1 、 P_2 、 P_3 、 P_4 は、25%の4相の信号となる。クロック P_1 と P_3 、 P_2 と P_4 がそれぞれ図 11に示したNOR12とインバータ13からなる多重 化回路 4 b_1 、4 b_2 で多重化され、デューティー50% の2相クロック信号になる。

【0049】クロック P_1 の立上がりに対し、クロック P_2 の立上がりが1/2 t C K nになるためには、ノード N 2 2の電荷を t C K nの期間 NMOS MN 2 1 で 引き抜いてもインバータ 1 1 のしきい値に達しない条件、すなわち

 $CV-tCKn \cdot I > 0$

を満たす必要がある。ところが、 t C K n は、外部クロック1の周期で設計時にあらかじめ決まっておらず、 I もまたデバイス特性によりばらつく。そこで、 C V 値を外部クロック1の周期およびデバイス特性に応じて変更することで対応している。

【0050】既に説明したように容量素子と接続したNMOSのゲート(図6では、MN17~19)には、制御信号7が入力し、共通ノード(図6では、N12)の負荷を制御信号7で可変に出来る。本実施例では、NMOSと容量素子ともに、1:2:4のサイズ比となっていることより、8段階に調整できる。また、同じくすでに説明したように、制御信号7は、周期検知回路6において、外部クロック1の周期中のリングオシレータ発信回数をカウンターでカウントし、カウント数に応じた値である。この回路構成では、外部クロック1の周期とデバイスの特性を代表するリングオシレータの周期の相対的な関係がコード化されるので、外部クロック1の周期に対する動作範囲の増大のみならず、デバイスの特性ばらつきが解消される。

【0051】また、本実施例では、二相クロック逓倍回

路 $5_1 \sim 5_n$ を直列に接続しており、それぞれの入力クロック D_1 、 $D \sim D (n-1)_1$ 、 $D (n-1)_2$ の周波数は、倍ずつ変化するため、C V値が最適になるように容量値を二相クロック逓倍回路 $5_1 \sim 5_n$ 間で調整している。

【0052】以上説明したように、本実施例では、外部 クロック1を2分周し、2相クロックを生成することに より、PLL、DLLなどのフィードバック回路を使う ことなく、逓倍クロックを作ることが可能になった。 【0053】(実施例2)図12は、本発明の実施例2 を示す回路図である。本実施例は、1/4分周器2、4 相クロック逓倍回路5、クロック合成回路3と、周期検 知回路6からなり、複数の4相クロック逓倍回路5(5 a₁~5a_n)を直列に接続した構成になっている。 【0054】次に動作を図13を用いて示す。この回路 では、外部クロック信号1を1/4分周器2で分周し、 4相のクロックQ₁、Q₂、Q₃、Q₄を生成し、このクロ ック Q_1 、 Q_2 、 Q_3 、 Q_4 を4相クロック逓倍回路5 a_1 で倍周した4相クロックQ₁₁、Q₁₂、Q₁₃、Q₁₄を生成 する。同様の過程を4相クロック逓倍回路5a2~5an まで繰り返し、2n 逓倍した4 相のクロック Q_1 、 Q_2 、 Q_3 、 Q_4 を得る。このクロック Q_1 、 Q_2 、 Q_3 、 Q_4 をク ロック合成回路8で合成し、逓倍クロック9bを得る。 【0055】ここで、周期検知回路6は、固定された段 数のリングオシレータとカウンターから構成され、外部 クロック1の周期中のリングオシレータ発信回数をカウ ンターでカウントし、カウント数に応じて、制御信号7 を出力し、4相クロック逓倍回路5中の負荷を調整する ようになっている。この回路6により、回路の外部クロ ック周期の動作範囲、デバイスの特性ばらつきが解消さ

【0056】次に図14を用いて、4相クロック逓倍回路5の内部の構成について説明する。4相クロック逓倍回路5 a_1 ~5 a_n は、同じ構成になっており、ここでは、4相のクロックを逓倍出力する回路について説明する。4相クロック逓倍回路5i、8組のタイミング差分割器4 a_1 ~4 a_8 、8組のパルス幅補正回路4 c_1 ~4 c_8 と、4組の多重化回路4 b_1 ~4 b_4 とから構成されている。8組のタイミング差分割器4 a_1 ~4 a_8 、8組のパルス幅補正回路4 c_1 ~4 c_8 と、4組の多重化回路4 b_1 ~4 b_4 との内部回路については、後述する。【0057】ここでは、4相クロック逓倍回路5nの内部の接続および動作について、図14、図15を用いて説明する。4相クロック逓倍回路5nには、前段からの4相のクロックQ $(n-1)_1$ ~Q $(n-1)_4$ および周

部の接続および動作について、図14、図15を用いて説明する。4相クロック逓倍回路5 $_n$ には、前段からの4相のクロックQ(n-1) $_1$ ~Q(n-1) $_4$ および周期検知回路6からの制御信号7が入力し、倍周された4相のクロックQ $_1$ ~Q $_4$ を出力する。4相クロック逓倍回路5 $_n$ においては、制御信号7は、8組のタイミング差分割器4 $_1$ ~4 $_8$ に入力し、クロックQ(n-1) $_1$ ~D(n-1) $_4$ は、タイミング分割器4 $_1$,4

 a_3 , $4a_5$, $4a_7$ にそれぞれ 1信号ずつ入力し、タイミング分割器 $4a_2$, $4a_4$, $4a_6$, $4a_8$ には、それぞれ 2信号ずつ入力する。そして、8組のクロックT 2_1 ~T 2_8 が8組のタイミング差分割器 $4a_1$ ~ $4a_8$ から出力する。

【0058】図15で示すように、クロックT21の立 上がりは、クロックQ(n-1)」の立上がりからの内 部遅延分の遅れで決定される。クロックT22の立上が りは、クロックQ $(n-1)_1$ の立上がりとクロックQ (n-1)₂の立上がりのタイミングのタイミング分割 と内部遅延分の遅れで決定される。クロックT23の立 上がりは、クロックQ(n−1)₂の立上がりからの内 部遅延分の遅れで決定される。クロックT24の立上が りは、クロックQ(n-1)2の立上がりとクロックQ (n-1)3の立上がりのタイミングのタイミング分割 と内部遅延分の遅れで決定される。クロックT25の立 上がりは、クロックQ(n-1)。の立上がりからの内 部遅延分の遅れで決定される。クロックT2gの立上が りは、クロックQ(n-1)₃の立上がりとクロックQ (n-1)4の立上がりのタイミングのタイミング分割 と内部遅延分の遅れで決定される。クロックT2,の立 ち上がりは、クロックQ(n-1)4の立ち上がりから の内部遅延分決定される。クロックT2gの立上がり は、クロックQ(n-1)4の立上がりとクロックQ (n-1)1の立上がりのタイミングのタイミング分割 と内部遅延分の遅れで決定される。クロックT21とT 23は、パルス幅補正回路216に入力し、パルス幅補 正回路4 a1 では、クロックT21で決定される立下がり エッジ、クロックT2gで決定される立上がりエッジを 有するLパルスP2」を出力する。同様の手順でLパル スP22~P28が生成される。従って、クロックP21 ~P 2gは、位相が45度ずつずれたデューティー25 %の8相のレパルス群になる。

【0059】この後、クロックP 2_1 と位相が180度ずれたクロックP 2_5 は、多重化回路 $4b_1$ で多重化反転され、デューティー25%のクロックQ n_1 として出力される。同様の手順でクロックQ n_2 ~Q n_4 が生成される。従って、クロックQ n_1 ~Q n_4 は、位相が90度ずつずれたデューティー50%04相のHパルス群になる。クロックQ n_1 ~Q n_4 の周期は、クロックQ $(n-1)_1$ ~Q $(n-1)_4$ 0万度1/2になる。すなわちクロックQ $(n-1)_1$ ~Q $(n-1)_1$ ~Q $(n-1)_4$ からクロックQ n_1 ~Q n_4 を生成する過程で丁度2倍に倍周されたことになる。

【0060】次に図16、図17を用いて、タイミング 差分割器 $4a_1$ ~ $4a_8$ の内部回路について説明する。タイミング差分割器 $4a_1$ ~ $4a_8$ は、全く等しい回路構成を有するので、ここでは、タイミング差分割器 $4a_1$, $4a_2$ についてのみ説明する。図16は、タイミング差分割器 $4a_2$ の内

部回路図である。

【0061】図16と図17は、入出力信号以外は、全く同じ回路構成であり、1つの2入力NOR、1つのインバータ、3組のNMOSと容量素子から構成されている。3組のNMOSと容量素子は、NMOSと容量素子ともに、1:2:4のサイズ比となっている。ここで、MN51~52,61~63はNチャネル型MOSFET、14は2入力NOR、15はインバータ、CAP51~53,61~63は容量素子である。

【0062】3つ容量素子CAP51~53,61~63のそれぞれ一方の電極は、GNDに接続する。2入力NOR14の出力側、および容量素子と接続したNMOSMN51~52,61~63の容量素子と接続しない側の電極は、全て同じ共通ノード(図15では、N51、図15では、N61)に接続する。このノードは、インバータ15の入力側に接続する。容量素子と接続したNMOSのMN51~52,61~63のゲートには、制御信号7が入力し、共通ノードの負荷を制御信号7で可変に出来る。本実施例でも、NMOSのゲート幅と容量素子の容量とは、1:2:4のサイズ比となっていることより、8段階に調整出来る。

【0063】2入力NOR14への入力信号のみが、図16、図17で異なる。図16では、2入力NOR14に同じ2つのクロックQ(n-1) $_1$ が入力し、図17では、2入力NOR14に異なるクロックQ(n-1) $_1$ とクロックQ(n-1) $_2$ が入力する。図16では、クロックQ(n-1) $_1$ と制御信号7とが入力し、クロックT2 $_1$ が出力する。図17では、クロックQ(n-1) $_1$ 、Q(n-1) $_2$ と制御信号7が入力し、クロックT2 $_2$ が出力する。

【0064】次に、タイミング差分割器4 a₁とタイミング差分割器4 a₂の内部動作を図18を用いて説明する。

【0065】図16のタイミング差分割器4a1の内部動作については、図18のtc21からtc24の期間で動作部分が完了するので、その1期間の内部ノード波形を図示してある。まず、出力されるクロックT21の立上がりタイミングについて説明する。クロックQ(n-1)1の立上がりエッジによりノードN51のチャージがNOR14に引き抜かれそれにより、ノードN51の電位がインバータ15のしきい値に達したところで、インバータ15からクロックT21のエッジが立上がる。インバータ15のしきい値に達したところまで引き抜く必要のあるノードN51の電荷をCVとし、NMOSそれぞれのチャージ引き抜きの電流値をそれぞれIとすると、クロックQ(n-1)1の立上がりからCVの電荷量を21の電流でひきぬいた結果、すなわち

がクロック $Q(n-1)_1$ の立上がりエッジからクロック $T2_1$ の立上がりまでのタイミングを表す。クロック

 $T2_1$ の立上がりタイミングは、クロックQ $(n-1)_1$ がLowになり、2入力NOR14の出力側ノードN51がHighに充電されることによる。

【0066】図17のタイミング差分割器4a2の内部 動作についても、図18のta21からta24の期間 で動作部分がほぼ完了するので、その動作期間の内部ノ ード波形を図示してある。まず、出力されるクロックT 22の立上がりタイミングについて説明する。クロック Q(n-1)」の立上がりエッジから時間もCKnの期 間ノードN61のチャージがNMOSに引き抜かれ、時 間tCKn後、クロックQ(n-1)。の立上がりエッ ジからノードN61の残りのチャージがNMOSに引き 抜かれ、それにより、ノードN61の電位がインバータ 15のしきい値に達したところでクロックT22のエッ ジが立上がる。ノードN61の電荷をCVとし、NMO Sそれぞれのチャージ引き抜きの電流値をそれぞれIと すると、クロックQ(n-1)」からCVの電荷量をt CKnの期間Iの電流でひきぬき、残りの期間を2Iで 引き抜いた結果すなわち

 $tCKn+(CV-tCKn \cdot I)/2I=CV+tC$ Kn/2

がクロックQ $(n-1)_1$ の立上がりエッジからクロック $T2_2$ の立上がりまでのタイミングを表す。従って、クロック $T2_1$ の立上がりとのタイミング差をみると、 丁度t CK n/2となる。

【0067】クロック $T2_2$ の立上がりタイミングは、クロックQ $(n-1)_1$ とQ(n-1)2の両方がLowになり、2入力NOR14の出力側ノードN61がHighに充電されることによる。

【0068】クロック $T2_3$ ~ $T2_8$ についても同様に説明され、クロック $T2_1$ ~ $T2_8$ の立上がりタイミング差は、それぞれ1/2t CKnになる。

【0069】パルス幅補正回路 $4c_1\sim 4c_8$ は図19に示すように、インバータ16と2入力NAND17からなり、前述のように、位相が45度ずつずれたデューティー25%の8相のLパルス(分割信号)群 $P2_1\sim P2_0$ を生成する。

【0070】多重化回路 $4b_1$ ~ $4b_4$ は図20に示すように、2入力NAND18からなり、前述のように、位相が90度ずつずれたデューティー50%の4相のHパルス(クロック)群 Qn_1 ~ Qn_4 を生成する。クロック Qn_1 ~ Qn_4 の周期は、クロックQ $(n-1)_1$ ~Q $(n-1)_4$ の丁度1/2になる。

【0071】以上のように本実施例においても、共通ノード(図15では、N61)の負荷を可変にする必要な条件は、実施例1と等しいので、動作目的の等しい容量、NMOSを組み合わせている。従って、本実施例においても、外部クロック信号1の周期に対する動作範囲の増大のみならず、デバイスの特性ばらつきが解消される。

【0072】以上説明したように、本実施例では、外部クロック1を4分周し、4相のクロックをあらかじめ作ることにより、PLL、DLLなどのフィードバック回路を使うことなく、逓倍クロックを作ることが可能になった。また本実施例では、4分周することで、NAND、NOR、インバータなどのCMOS基本素子を用い、完全にスタティックな単純な回路で逓倍回路を構成することができるという利点を有する。

【0073】なお、以上の実施例1、2では、二相のクロックから二相の逓倍クロック、4相のクロックから4相の逓倍クロックを生成する場合について説明したが、タイミング差分割器をツリー状に並列接続することにより、クロックの相数を2相、4相、8相と指数関数的に増やし、より高い周波数成分を発生することが可能である。

[0074]

【発明の効果】以上説明したように本発明によれば、外部クロックを多相のクロックに分周し、各相の中間タイミングをとることにより、逓倍したクロックをループ構成を用いることなく、容易に生成することができる。

【0075】したがって、逓倍クロックを得る期間を短縮することでき、また、必要なクロック数があらかじめ予測できるため、逓倍されたクロックを使用するまでの待ち時間を大幅に削減することができる。

【図面の簡単な説明】

【図1】本発明の実施形態に係るクロック信号制御装置 を示す回路構成図である。

【図2】本発明の実施例1を示す回路構成図である。

【図3】本発明の実施例1の動作を示すタイミングチャートである。

【図4】本発明の実施例1に用いた二相クロック逓倍回路を示す回路図である。

【図5】本発明の実施例1に用いた二相クロック逓倍回路の動作を示すタイミングチャートである。

【図6】本発明の実施例1に用いたタイミング差分割器を示す回路図である。

【図7】本発明の実施例1に用いたタイミング差分割器を示す回路図である。

【図8】本発明の実施例1に用いたタイミング差分割器の具体例を示す回路図である。

【図9】本発明の実施例1に用いたタイミング差分割器の具体例を示す回路図である。

【図10】本発明の実施例1に用いた4組のタイミング 差分割器の動作を示すタイミングチャートである。

【図11】本発明の実施例1に用いた多重化回路の具体 例を示す回路図である。

【図12】本発明の実施例2を示す回路構成図である。

【図13】本発明の実施例2の動作を示すタイミングチャートである。

【図14】本発明の実施例2に用いた4相クロック逓倍

回路の具体例を示す回路図である。

【図15】本発明の実施例2に用いた4相クロック逓倍 回路の動作を示すタイミングチャートである。

【図16】本発明の実施例2に用いたタイミング差分割 器の具体例を示す回路図である。

【図17】本発明の実施例2に用いたタイミング差分割 器の具体例を示す回路図である。

【図18】本発明の実施例2に示すタイミング差分割器 の動作を示すタイミングチャートである。

【図19】本発明の実施例2に用いたパルス幅補正回路 の具体例を示す回路図である。

【図20】本発明の実施例2に用いた多重化回路の具体 例を示す回路図である。


【図21】従来例のクロック信号を逓倍する回路であっ て、遅延回路列を用いた場合を示す回路図である。

【図22】従来例のクロック信号を逓倍する回路であっ て、PLLを用いた場合を示す回路図である。

【符号の説明】


- 1 外部クロック
- 2 分周器
- 3 多相クロック
- 4、4 a₁~4 a₈ タイミング差分割回路
- 5 多相クロック逓倍回路
- 6 周期検知回路
- 7 制御信号
- 8 クロック合成回路
- 9a 多相クロック
- 9 b 逓倍クロック
- 9c クロック

【図1】




【図19】 【図20】 パルス 管理正正音 401~401

【図2】




【図3】

【図6】




【図22】

タイミング差 分割器 431





【図4】


制御信号6




【図7】









【図12】







【図14】



【図16】



【図17】



【図21】

